基于RISC-V的IP套件

现状：
随着互联网的快速发展，以互联网为核心的物联网应用也得到了快速发展。大量的物联网设备分布在边缘端，这些边缘设备每时每刻都会产生大量的数据，并将这些庞大的数据传输至云端进行处理。而云数据中心通常难以处理海量边缘设备传来的数据，同时也很难满足边缘端对实时性的需求，从而导致物联网设备出现网络阻塞，高延时和低服务质量等问题。计划开发基于RISC-V架构的处理器及IP套件来解决上述问题。

需解决问题：
开发出基于RISC-V架构的IP套件。包括①RISCV CPU处理器；②AXI总线系统；③片上网络IP；④多核SOC系统设计咨询及并行编译器；⑤系统集成验证咨询服务。

达到的指标：
1.RISC-V处理器内核JM21
（1）采用RV64IM指令集。单线程性能不低于4 CoreMark/Mhz，以中芯国际55nm工艺流片时工作主频不低于500mhz。
（2）含ICache、DCache、IMMU、DMUU组件。
（3）含2路64位AXI总线接口，至少为双总线结构。
2.AXI总线系统
（1）采用AMBA AXI-lite接口标准。通信性能最快可以做到1拍。以中芯国际28nm工艺流片，master不低于8个，slave口不低于16个时，工作主频不低于500mhz。
（2）支持master口和slave口的任意数量的配置，最少各为1个。
（3）数据位宽可以配置，支持8、16、32、64位常见配置。
3.片上网络IP
（1）片上网络层数可配置，支持1到7层布线。
（2）每个网络端口个数可配置，支持1-8个接口。以中芯国际28nm工艺流片，工作主频不低于500mhz。端口的数据位宽支持8、16、32位和64位。
（3）支持每拍传输1个32位数据的传输速度。
（4）支持网络星型拓扑结构互联。
4.多核SOC系统设计咨询及并行编译器
（1）在项目期间内参与甲方系统架构会议，提供有关多核系统集成的相关方案。
（2）给出至少1套系统集成示例。
（3）制定多核间通信速度优化方案。
（4）支持优先级可配置，可设置2组优先级。
（5）提供支持C/C++的RISCV多核并行编译器。
5.系统集成验证咨询服务
（1）提供有关多核系统UT验证、IT验证以及ST验证的相关方案。
（2）给出验证环境搭建方案。